Loading...
米国デラウェア州
月 - 金 : 09.00 AM - 04.00 PM
+1 786 630 29 64
テックラボに戻る
完了したプロジェクト

FPGAベース信号

リアルタイムのデータ収集、フィルタリング、およびGHz速度でのスペクトル分析のためにLattice FPGAアーキテクチャ上に構築された、高性能デジタル信号処理プラットフォーム。

FPGA Signal Processing System
2.4
GHzクロック
16
ADCチャネル
8
フィルターステージ
14
構築までの週数

システムアーキテクチャ

信号入力

アンチエイリアスフィルタおよびプログラマブルゲインアンプを備えた16チャネルADCフロントエンド

FPGAコア

カスタムVHDL IPコアを使用してパイプライン化されたDSPブロックを実行するLattice ECP5

処理チェーン

設定可能なパラメータを備えたFIR/IIRフィルタ、FFTエンジン、およびデジタルダウンコンバータ

分析出力

データロギングおよび周波数ドメイン視覚化を備えたリアルタイムスペクトルディスプレイ

コア機能

GHz処理

10ナノ秒未満の確定的な遅延で2.4 GHzの効果的なスループットを達成する並列パイプラインアーキテクチャ。

構成可能なフィルタ

バンドパス、ローパス、ハイパス、およびノッチ構成をサポートするランタイムプログラム可能なFIRおよびIIRフィルタ係数。

リアルタイムFFT

ライブスペクトル分析および周波数測定のためのウィンドウ関数を備えたハードウェアアクセラレーション4096ポイントFFT。

マルチチャネル同期

サブナノ秒の同期精度を備えた、全16のADCチャネルにわたるフェーズロックサンプリング。

ディープメモリ

循環バッファおよびトリガー取得モードを備えた2GBの連続信号キャプチャをサポートするDDR3バッファ。

標準インターフェイス

構成、制御、およびホストシステムへの高速データ転送のためのSPI、UART、およびギガビットイーサネットインターフェイス。

FPGA Board
FPGA開発ボード - カスタム設計
PCB Layout
PCBレイアウト
Signal Analysis
シグナル解析

開発プロセス

01
アーキテクチャ設計

DSPパイプラインのシステムレベルの仕様、データフロー分析、およびYosys + nextpnrを使用したFPGAリソースの見積もり。

02
HDL開発

FIRフィルタ、FFTエンジン、ADCインターフェースコントローラーを含むカスタムIPコアのVHDLコーディング。

03
PCB設計

制御されたインピーダンス配線、電源インテグリティ分析、および高速信号ルーティングを備えた6層PCB。

04
シミュレーションと検証

すべての動作モードをカバーするテストベンチを備えた、GHDL + GTKWaveの動作およびタイミングシミュレーション。

05
ハードウェア検証

キャリブレーションされた信号源を使用したオンボードテスト、SNR、THD、および処理遅延の測定。

プロジェクトの結果

処理スループット2.4 GHz
SN比(信号対雑音比)72 dB
フィルタ精度99.2%
電力効率3.2W
チャネルアイソレーション85 dB
技術スタック
Lattice ECP5 VHDL Yosys + nextpnr GHDL + GTKWave KiCad Python SPI DDR3 Gigabit Ethernet GNU Octave Verilog JTAG

カスタムFPGAソリューションが必要ですか?

高速信号処理からカスタムデジタル設計まで、当社のチームは最大限のパフォーマンスと信頼性を実現するために設計されたFPGAベースのソリューションを提供します。